并行高效BCH译码器设计及FPGA实现

doi:10.3724/SP.J.1087.2012.00867

计算机应用 ›› 2012, Vol. 32 ›› Issue (03): 867-869.DOI: 10.3724/SP.J.1087.2012.00867

并行高效BCH译码器设计及FPGA实现

张湘贤,杨涛,魏东梅,向玲

西南科技大学信息工程学院,四川绵阳 621010

收稿日期:2011-07-12 修回日期:2011-11-22 发布日期:2012-03-01 出版日期:2012-03-01
通讯作者: 张湘贤
作者简介:张湘贤(1985-),男,湖南长沙人,硕士研究生,主要研究方向:FPGA重配置设计;杨涛(1972-),男,四川三台人,教授,博士,主要研究方向:机电系统仿真与控制;魏东梅(1974-),女,四川绵阳人,讲师,硕士,主要研究方向:信息安全;向玲(1987-),女,重庆人,硕士研究生,主要研究方向:阵列信号处理。
基金资助:
国防科工局核能开发科研项目(20111108-01);四川省科技计划项目(2010GZ0199)。

Design and FPGA implementation of parallel high-efficiency BCH decoder

ZHANG Xiang-xian, YANG Tao, WEI Dong-mei, XIANG Ling

School of Information Engineering, Southwest University of Science and Technology, Mianyang Sichuan 621010, China

Received:2011-07-12 Revised:2011-11-22 Online:2012-03-01 Published:2012-03-01

摘要/Abstract

摘要： 针对并行BCH译码器的特点,采用异或门实现有限域上常系数乘法,从而降低硬件复杂度。先计算部分错误位置多项式,再根据仿射多项式和格雷码理论,进行逻辑运算得到剩余的错误位置多项式,从而减少了系统所占用的资源。在现场可编程门阵列(FPGA)开发软件ISE10.1上进行了时序仿真,验证了该算法时间和空间的高效性。

关键词: 现场可编程门阵列, BCH译码器, 仿射多项式, 格雷码

Abstract: According to the characteristics of parallel BCH decoder, the multiplication of constant coefficient in finite field was realized by using XOR gates to reduce hardware complexity. The part of the error location polynomial was calculated, and then the remaining error location polynomial could be obtained using the theory of affine polynomial and Gray code. The proposed algorithm reduces the system resources occupied.Through timing simulation on Field Programmable Gate Array (FPGA)'s development software ISE10.1, the high-efficiency of the algorithm on time and space has got verified.

Key words: Field Programmable Gate Array (FPGA), BCH decoder, affine polynomial, Gray code

中图分类号:

TN919

张湘贤杨涛魏东梅向玲. 并行高效BCH译码器设计及FPGA实现[J]. 计算机应用, 2012, 32(03): 867-869.

ZHANG Xiang-xian YANG Tao WEI Dong-mei XIANG Ling. Design and FPGA implementation of parallel high-efficiency BCH decoder[J]. Journal of Computer Applications, 2012, 32(03): 867-869.

[1]	许英鑫, 孙磊, 赵建成, 郭松辉. 基于蚁群优化算法的虚拟现场可编程门阵列部署策略[J]. 计算机应用, 2020, 40(3): 747-752.
[2]	雷小康, 尹志刚, 赵瑞莲. 基于FPGA的卷积神经网络定点加速[J]. 计算机应用, 2020, 40(10): 2811-2816.
[3]	谭海清, 陈正国, 陈微, 肖侬. 基于FPGA的DDR3协议解析逻辑设计[J]. 计算机应用, 2017, 37(5): 1223-1228.
[4]	麦涛涛, 潘晓中, 王亚奇, 苏阳. 基于预定义类的紧凑型正则表达式匹配算法[J]. 计算机应用, 2017, 37(2): 397-401.
[5]	薛俊, 段发阶, 蒋佳佳, 李彦超, 袁建富, 王宪全. 基于Matlab的并行循环冗余校验Verilog代码自动生成方法[J]. 计算机应用, 2016, 36(9): 2503-2507.
[6]	卓艳男, 刘强, 姜磊, 戴琼. 基于FPGA改进电路的高性能正则表达式匹配算法[J]. 计算机应用, 2016, 36(4): 927-930.
[7]	辛小霞, 王奕, 李仁发. 基于现场可编程门阵列的SMS4故障检测实现[J]. 计算机应用, 2015, 35(2): 420-423.
[8]	段小虎崔爽. 通用嵌入式串行时间码采集系统设计[J]. 计算机应用, 2014, 34(4): 1222-1226.
[9]	李凯何松华欧建平. Virtex-5 GTP和Virtex-6 GTX间匹配通信研究及应用[J]. 计算机应用, 2014, 34(2): 325-328.
[10]	张文凯关桂霞赵海盟王明志吴太夏晏磊. 小卫星模拟系统中多路串行通信系统设计[J]. 计算机应用, 2013, 33(12): 3477-3481.
[11]	琚小明张皆浩张逸中. 基于FPGA实时错误检测技术[J]. 计算机应用, 2013, 33(05): 1459-1462.
[12]	杜双枝王勇陶晓玲. 基于多片FPGA的双优先级动态调度算法[J]. 计算机应用, 2013, 33(03): 862-865.
[13]	王沙沙高飞温英新于静. 基于FPGA的数字水印提取系统的设计[J]. 计算机应用, 2013, 33(03): 756-758.
[14]	谢惠敏郭东辉. 可重构的串行高级加密标准加解密电路设计[J]. 计算机应用, 2013, 33(02): 450-459.
[15]	郑争兵. 基于FPGA的高速采样缓存系统的设计与实现[J]. 计算机应用, 2012, 32(11): 3259-3261.

并行高效BCH译码器设计及FPGA实现

Design and FPGA implementation of parallel high-efficiency BCH decoder

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

编辑推荐

Metrics