计算机应用
     首页 |  广告服务 |  期刊介绍 |  编委会 |  期刊订阅 |  下载中心 |  审稿须知 |  联系我们 |  投稿常见问题解答 |  English Version
计算机应用  2017, Vol. 37 Issue (5): 1223-1228    DOI: 10.11772/j.issn.1001-9081.2017.05.1223
第22届全国信息存储技术学术会议 最新目录| 下期目录| 过刊浏览| 高级检索 |
基于FPGA的DDR3协议解析逻辑设计
谭海清1,2, 陈正国1,2, 陈微1,2, 肖侬1,2
1. 国防科学技术大学 计算机学院, 长沙 410073;
2. 高性能计算国家重点实验室(国防科学技术大学), 长沙 410073
Design of DDR3 protocol parsing logic based on FPGA
TAN Haiqing1,2, CHEN Zhengguo1,2, CHEN Wei1,2, XIAO Nong1,2
1. College of Computer, National University of Defense Technology, Changsha Hunan 410073, China;
2. State Key Laboratory of High Performance Computing(National University of Defense Technology), Changsha Hunan 410073, China



版权所有 ©2005 四川计算机应用杂志社有限公司
新出网证(川)字026号  蜀ICP备 05010208 号
地址:四川省成都市武侯区人民南路四段9号中国科学院成都分院《计算机应用》 编辑部
邮政编码: 610041 电话: 028-85224283-803 E-mail: bjb@joca.cn