计算机应用
     首页 |  广告服务 |  期刊介绍 |  编委会 |  期刊订阅 |  下载中心 |  审稿须知 |  联系我们 |  投稿常见问题解答 |  English Version
计算机应用  2016, Vol. 36 Issue (9): 2503-2507    DOI: 10.11772/j.issn.1001-9081.2016.09.2503
计算机软件技术 最新目录| 下期目录| 过刊浏览| 高级检索 |
基于Matlab的并行循环冗余校验Verilog代码自动生成方法
薛俊, 段发阶, 蒋佳佳, 李彦超, 袁建富, 王宪全
精密测试技术及仪器国家重点实验室(天津大学), 天津 300072
Parallel cyclic redundancy check Verilog program generating method based on Matlab
XUE Jun, DUAN Fajie, JIANG Jiajia, LI Yanchao, YUAN Jianfu, WANG Xianquan
State Key Laboratory of Precision Measurement Technology and Instrument (Tianjin University), Tianjin 300072, China



版权所有 ©2005 四川计算机应用杂志社有限公司
新出网证(川)字026号  蜀ICP备 05010208 号
地址:四川省成都市武侯区人民南路四段9号中国科学院成都分院《计算机应用》 编辑部
邮政编码: 610041 电话: 028-85224283-803 E-mail: bjb@joca.cn