二维离散小波提升变换算法的并行结构设计

计算机应用 ›› 2011, Vol. 31 ›› Issue (12): 3366-3369.

二维离散小波提升变换算法的并行结构设计

田宝华¹,李宝峰²

1. 国防科学技术大学计算机学院,长沙 410073
2. 国防科学技术大学计算机学院，长沙 410073

收稿日期:2011-05-25 修回日期:2011-07-14 发布日期:2011-12-12 出版日期:2011-12-01
通讯作者: 田宝华

Parallel architecture for lifting-based 2DDWT algorithm

TIAN Bao-hua,LI Bao-feng

School of Computer, National University of Defense Technology, Changsha Hunan 410073,China

Received:2011-05-25 Revised:2011-07-14 Online:2011-12-12 Published:2011-12-01
Contact: TIAN Bao-hua

摘要/Abstract

摘要： 提出了一种二维离散小波提升变换（2DDWT）的2×2并行结构。该结构充分利用了2DDWT算法固有的行并行、列并行、行列并行的三种并行性，有效提高了算法执行速度，同时显著降低了硬件存储需求。处理N×N图像的时间为N2/4+N/2+1，系统存储需求为3N。FPGA实现结果证明了本设计的正确性和有效性。

关键词: 二维离散小波提升整数变换, 并行结构, 现场可编程门阵列

Abstract: A 2x2 parallel architecture for the lifting-based 2D Discrete Wavelet Transform (2DDWT) is presented. The architecture exploits three inherent parallelisms in 2DDWT - row parallel, column parallel and row-column parallel to improve the execution speed and reduce the memory requirement. The proposal takes N2/4+N/2+1 clocks to transform a N×N image while only 3N internal memory is required. The architecture is verified by simulation and implemented in a StratixⅡFPGA

Key words: Discrete Wavelet Transform (DWT), parallel atchitecture, Field Programmable Gate Array (FPGA)

中图分类号:

TP302

田宝华李宝峰. 二维离散小波提升变换算法的并行结构设计[J]. 计算机应用, 2011, 31(12): 3366-3369.

TIAN Bao-hua LI Bao-feng. Parallel architecture for lifting-based 2DDWT algorithm[J]. Journal of Computer Applications, 2011, 31(12): 3366-3369.

[1]	申云飞, 申飞, 李芳, 张俊. 基于张量虚拟机的深度神经网络模型加速方法[J]. 《计算机应用》唯一官方网站, 2023, 43(9): 2836-2844.
[2]	马英杰, 肖靖, 赵耿, 曾萍, 杨亚涛. 可控网格多涡卷混沌系统族及其硬件电路实现[J]. 《计算机应用》唯一官方网站, 2023, 43(3): 956-961.
[3]	白二净, 李晓岩, 杜玉越. 基于托肯重演的并行结构过程模型修复方法[J]. 《计算机应用》唯一官方网站, 2023, 43(2): 499-506.
[4]	宋斌威, 王耀. 面向FPGA 知识产权保护的低开销按次付费授权方案[J]. 《计算机应用》唯一官方网站, 2023, 43(10): 3142-3148.
[5]	许英鑫, 孙磊, 赵建成, 郭松辉. 基于蚁群优化算法的虚拟现场可编程门阵列部署策略[J]. 计算机应用, 2020, 40(3): 747-752.
[6]	雷小康, 尹志刚, 赵瑞莲. 基于FPGA的卷积神经网络定点加速[J]. 计算机应用, 2020, 40(10): 2811-2816.
[7]	谭海清, 陈正国, 陈微, 肖侬. 基于FPGA的DDR3协议解析逻辑设计[J]. 计算机应用, 2017, 37(5): 1223-1228.
[8]	麦涛涛, 潘晓中, 王亚奇, 苏阳. 基于预定义类的紧凑型正则表达式匹配算法[J]. 计算机应用, 2017, 37(2): 397-401.
[9]	薛俊, 段发阶, 蒋佳佳, 李彦超, 袁建富, 王宪全. 基于Matlab的并行循环冗余校验Verilog代码自动生成方法[J]. 计算机应用, 2016, 36(9): 2503-2507.
[10]	卓艳男, 刘强, 姜磊, 戴琼. 基于FPGA改进电路的高性能正则表达式匹配算法[J]. 计算机应用, 2016, 36(4): 927-930.
[11]	辛小霞, 王奕, 李仁发. 基于现场可编程门阵列的SMS4故障检测实现[J]. 计算机应用, 2015, 35(2): 420-423.
[12]	段小虎崔爽. 通用嵌入式串行时间码采集系统设计[J]. 计算机应用, 2014, 34(4): 1222-1226.
[13]	李凯何松华欧建平. Virtex-5 GTP和Virtex-6 GTX间匹配通信研究及应用[J]. 计算机应用, 2014, 34(2): 325-328.
[14]	张文凯关桂霞赵海盟王明志吴太夏晏磊. 小卫星模拟系统中多路串行通信系统设计[J]. 计算机应用, 2013, 33(12): 3477-3481.
[15]	琚小明张皆浩张逸中. 基于FPGA实时错误检测技术[J]. 计算机应用, 2013, 33(05): 1459-1462.